發明記憶體技術號稱結合DRAM/flash優勢

http://www.eettaiwan.com/ART_8800632937_628626_NT_7d7f2914.HTM

美國北卡羅萊納州立大學(North Carolina State University)最近宣佈開發出一種「通用(universal)」記憶體技術，號稱結合了 DRAM 的速度，同時具備快閃記憶體的非揮發特性與密度優勢。
研究人員表示，這種新記憶體技術採用了雙浮動閘(double floating-gate)場效電晶體(FET)，能允許電腦將目前未被存取的記憶體斷電，因此能大幅降低包括可攜式/桌上型PC與伺服器、資料中心等各種電腦的耗電量。「採用我們的新式雙浮動閘架構之記憶體，速度應可媲美DRAM，但需要經常刷新(refresh)；其密度則可達到快閃記憶體的水準。」北卡羅萊納州立大學電子工程教授Paul Franzon表示。

雙浮動閘是以直接穿隧(direct tunneling)方式儲存電荷來代替位元，而不是像快閃記憶體那樣透過熱電子注入(hot electron injection)，並因此能以較低的電壓運作。由於堆疊中的第一個浮動閘會洩漏(leaky)，因此需要跟DRAM差不多的刷新頻率(16毫秒)；但透過提高電壓，其資料值(data value)可被轉移到第二個浮動閘──其角色更類似傳統快閃記憶體，可提供較長期間的非揮發性儲存。

當電腦在運作中，可正常使用雙浮動閘FET作為主記憶體；在電腦閒置時，其資料值就能轉移到第二個浮動閘，以將記憶體晶片斷電。當電腦需要再次存取所儲存的資料值，第二個浮動閘會快速將所儲存的電荷轉回去第一個浮動閘，並恢復正常運作。「我們相信這種新記憶體元件，能實現依運算需求比例式分配功率(power-proportional)的電腦，讓記憶體可在低使用率期間被關閉，又不影響系統性能。」Franzon表示。

雙浮動閘FET記憶體架構

到目前為止，研究人員僅在新的FET設計採用該種雙浮動閘架構，現在正進行週期性測試，以確保可從浮動閘進行記憶體儲存與復原，且不會造成最終使記憶體元件耗損的疲乏效應。舉例來說，如快閃記憶體是在熱載子注入時採用非常高的電壓，因此該類記憶體元件僅能耐受約1萬次的讀/寫週期。雙浮動閘FET採用低電壓，不過還需透過週期性測試才能確定該類元件是否會出現過度疲乏效應。如果測試元件通過了週期性測試，研究人員接下來將以該架構打造真正的半導體記憶體；該任務預定在2012年開始進行。